(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-11641 (P2000-11641A)

(43)公開日 平成12年1月14日(2000.1.14)

(51) Int.Cl. ⁷		識別記号	FΙ		テーマコード(参考)
G11C	11/401		G11C 11/34	371K	5 B O 1 5
	11/41			301F	5 B O 2 4
H01L	27/108		HO1L 27/10	681E	5 F O 8 3
	21/8242				

審査請求 未請求 請求項の数8 OL (全 11 頁)


(21)出顧番号	特額平 10-177803	(71)出顧人	000005108
			株式会社日立製作所
(22)出廣日	平成10年6月24日(1998.6.24)		東京都千代田区神田駿河台四丁目 6 番地
		(71)出度人	000233169
			株式会社日立超エル・エス・アイ・システ
			ムズ
			東京都小平市上水本町5丁目22番1号
		(72)発明者	嬉野 和久
			東京都小平市上水本町5丁目22番1号 株
			式会社日立超エル・エス・アイ・システム
			ズ 内
		(74)代理人	100080001
			弁理士 筒井 大和
			最終質に絞く

(54) 【発明の名称】 半導体記憶装置

(57)【要約】

【課題】 ボンディングオプション機能を用い、バンク 構成およびビット構成の切り換えに加え、低消費電力版 /高信頼版を用意し、ユーザに新しい選択技を提供する ことができる半導体記憶装置を提供する。

【解決手段】 64MbDRAMであって、メモリセルアレーおよびその周辺回路から構成され、3つのボンディングオプションパッドBOPOB,BOP1B,BOP2Bを有し、BOP0Bの入力をフローティング/VSSにすることでバンク構成の4バンク/2バンク切り換え、BOP1B,BOP2Bの入力をそれぞれフローティング/VSSにすることで、ビット構成の×4(高信頼版)/×4(低電力版)/×8/×16ビット切り換えが可能である。従って、合計8機能を1チップに有し、この切り換えはボンディングオプション機能を用いて可能となる。



【特許請求の範囲】

【請求項1】 ボンディングオプション機能を有する半 導体記憶装置であって、入力信号の電圧レベルが任意に 設定可能とされる複数のボンディングオプションパッド と、これらの各ボンディングオプションパッドへの入力 信号を論理演算して、低電力対応構成および高信頼対応 構成の複数のボンディングオプション機能を切り換える ための制御信号を発生する制御回路とを有し、前記ボン ディングオプションパッドの入力信号の電圧レベルに対 応して前記制御回路により前記低電力対応構成または前 記高信頼対応構成を選択して設定することを特徴とする 半導体記憶装置。

1

【請求項2】 ボンディングオプション機能を有する半導体記憶装置であって、入力信号の電圧レベルが任意に設定可能とされる複数のボンディングオプションパッドと、これらの各ボンディングオプションパッドへの入力信号を論理演算して、バンク構成、入出力ビット構成、低電力対応構成および高信頼対応構成の複数のボンディングオプション機能を切り換えるための制御信号を発生する制御回路とを有し、前記ボンディングオプションパ 20ッドの入力信号の電圧レベルに対応して前記制御回路により前記バンク構成、前記入出力ビット構成、前記低電力対応構成および前記高信頼対応構成の組み合わせを選択して設定することを特徴とする半導体記憶装置。

【請求項3】 請求項1または2記載の半導体記憶装置であって、前記低電力対応構成は、消費電力低減の要求に対応し、特定のワード線およびカラム選択線が非動作となった場合、無効となる入出力線は複数であることを特徴とする半導体記憶装置。

【請求項4】 請求項1または2記載の半導体記憶装置 30 であって、前記高信頼対応構成は、信頼性向上の要求に対応し、特定のワード線およびカラム選択線が非動作となった場合、無効となる入出力線は1つであることを特徴とする半導体記憶装置。

【請求項5】 請求項2記載の半導体記憶装置であって、前記バンク構成は、4バンクまたは2バンクに切り換えることを特徴とする半導体記憶装置。

【請求項6】 請求項2記載の半導体記憶装置であって、前記入出力ビット構成は、×4ビット、×8ビットまたは×16ビットに切り換えることを特徴とする半導 40体記憶装置。

【 請求項7 】 請求項2記載の半導体記憶装置であって、前記低電力対応構成および前記高信頼対応構成は、前記入出力ビット構成が×4ビットにおいて、前記低電力対応構成または前記高信頼対応構成に切り換えることを特徴とする半導体記憶装置。

【請求項8】 請求項1、2、3、4、5、6または7 記載の半導体記憶装置であって、前記半導体記憶装置は DRAMであることを特徴とする半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体記憶装置に関し、特に×4ビット構成時の半導体メモリにおいて、近年のノート型パーソナルコンピュータに代表されるバッテリ駆動システムなどに使用される場合には低電力対応構成、いわゆる低電力版、大型/ワークステーションなどの消費電力よりも信頼性を要求されシステムに使用される場合には高信頼対応構成、いわゆる高信頼版(ECC対応版)をボンディングオプション機能により選択可能とし、ユーザに新しい選択枝を提供することが可能な半導体記憶装置に適用して有効な技術に関する。

[0002]

【従来の技術】たとえば、本発明者が検討した技術として、近年の半導体分野では、顧客要求に対応したビット構成などの多品種生産が定着し、これら顧客要求はさらに強くなるものと考えられる。これは、半導体記憶装置が使用される用途(システム)により半導体メモリ自身に要求される機能/特性も異なるためである。このような状況のなか、各社の対応として、複数の機能を1チップに搭載し、その機能をボンディングオプションで変更を行う手法が主流となってきている。

【0003】一例として、64MbシンクロナスDRA Mにおいては、4バンク/2バンクのバンク構成の切り換え、および×4ビット/×8ビットのビット構成の切り換えをボンディングオプション機能を用い、1チップに合計4機能の半導体メモリを構成している。この場合、ボンディングオプションパッドは2パッド必要であり、それぞれのパッド入力をフローティング/VSSにすることで各機能の半導体メモリを実現している。この×4ビット構成時には高信頼版(ECC対応版)を提供している。

【0004】なお、このような半導体記憶装置に関する 技術としては、たとえば1994年11月5日、株式会 社培風館発行の「アドバンスト エレクトロニクスIー 9 超LSIメモリ」などの文献に記載される技術など が挙げられる。

[0005]

【発明が解決しようとする課題】ところで、前記のような半導体記憶装置の技術では、顧客要求の多様化に伴う対応の一貫として、半導体メモリが使用される用途(システム)により半導体メモリ自身に要求される特性も異なることから、ノード型パーソナルコンピュータに代表されるバッテリ駆動システムなどに使用される場合には低電力版、大型/ワークステーションなどの消費電力よりも信頼性を要求されるシステムに使用される場合には高信頼版が求められてきている。

【0006】そこで、本発明の目的は、ボンディングオ プション機能を用い、4バンク/2バンクのバンク構成 の切り換え、および×4ビット/×8ビット/×16ビ 50 ットのビット構成の切り換えに加え、×4ビット構成時 の低消費電力版/高信頼版 (ECC対応版)を用意し、 ユーザに新しい選択枝を提供することができる半導体記 憶装置を提供するものである。

【0007】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[8000]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0009】すなわち、本発明による半導体記憶装置は、ボンディングオプション機能の多様化による1チップ搭載機能を追加するものであり、入力信号の電圧レベルが任意に設定可能とされる複数のボンディングオプションパッドへの入力信号を論理演算して、低電力版および高信頼版(ECC対応版)のボンディングオプション機能を切り換えるための制御信号を発生する制御回路とを有し、ボンディングオプションパッドの入力信号の電圧レベルに対応して制御回路により低電力版または高信頼版を選択して設20定するものである。

【0010】また、本発明による半導体記憶装置は、低電力版および高信頼版の選択に加え、バンク構成、入出力ビット構成の組み合わせを選択して設定可能とするために、各ボンディングオプションパッドへの入力信号を論理演算して、バンク構成、入出力ビット構成、低電力版および高信頼版の複数のボンディングオプション機能を切り換えるための制御信号を発生する制御回路を有するものである。

【0011】前記のような構成において、低電力版は、消費電力低減の要求に対応し、特定のワード線およびカラム選択線が非動作となった場合に無効となる入出力線は複数となる構成である。一方、高信頼版は、信頼性向上の要求に対応し、特定のワード線およびカラム選択線が非動作となった場合に無効となる入出力線は1つとなる構成である。

【0012】また、バンク構成は4バンクまたは2バンク、入出力ビット構成は×4ビット、×8ビットまたは . ×16ビットに切り換え、さらに入出力ビット構成が×4ビットにおいて、低電力版または高信頼版に切り換え 40 るようにしたものである。特に、DRAMなどに適用するようにしたものである。

【0013】よって、前記半導体記憶装置によれば、バンク構成、入出力ビット構成、低電力版および高信頼版の組み合わせを選択して設定することができる。特に、×4ビット構成品の供給時に、使用される用途(システム)により低電力版/高信頼版(ECC対応版)をボンディングオプション機能により提供することができる。たとえば、×4ビット構成の半導体メモリが、ノート型パーソナルコンピュータに代表されるバッテリ駆動シス 50

テムなどに使用される場合には低電力版を供給し、大型

/ワークステーションなどの消費電力よりも信頼性を要求されるシステムに使用される場合には高信頼版を供給することができる。

[0014]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて詳細に説明する。なお、実施の形態を説明す るための全図において同一の部材には同一の符号を付 し、その繰り返しの説明は省略する。

10 【0015】図1は本発明の一実施の形態である半導体 記憶装置を示す機略レイアウト図と部分拡大図、図2は 本実施の形態、図3は比較技術の各半導体記憶装置にお いて、アレー構成および読み出し/書き込み制御系回路 を示す構成図と部分詳細図、図4は低電力版と高信頼版 とを示す機略図、図5はアレー内の入出力割り付けを示 す説明図、図6はボンディングオプション機能の制御回 路を示す構成図と部分回路図、図7はボンディングオプション機能の一覧を示す説明図、図8は×4ビット構成 の高信頼版/低電力版の切り換え時の書き込み回路系、 20 図9は読み出し回路系をそれぞれ示す構成図である。

【0016】まず、図1により本実施の形態の半導体記憶装置のレイアウト構成を説明する。図1(a) は半導体記憶装置の概略レイアウト図、図1(b) は部分拡大図である。

【0017】本実施の形態の半導体記憶装置は、たとえば64MbDRAMとされ、このメモリチップ10には、メインローデコーダ領域11、メインワードドライバ領域12、カラムデコーダ領域13、周辺回路/ボンディングパッド領域14、メモリセルアレー領域15、30 センスアンプ領域16、サブワードドライバ領域17、交差領域18などが周知の半導体製造技術によって形成

されて構成されている。

【0018】この64MbDRAMにおいて、メモリセルアレー領域15の基本のメモリセルアレーは、たとえば256ワード線(WL)×256ビット線対(BL対)としている。図1は、4分割にした4バンク構成例である。ワード線は長辺方向、ビット線は短辺方向に延びている。階層ワード線構成、多分割ビット線構成を用いて、全体で8kワード線×8kビット線対で64Mビットを構成している。

【0019】このメモリチップ10において、長辺中央のメインローデコーダ領域11、メインワードドライバ領域12からサブワードドライバ領域17のドライバを制御するためのメインワード線、プリデコーダ線が左右に出力される。短辺中央は周辺回路/ボンディングパッド領域14で、それとメモリセルアレー領域15との間にカラムデコーダ領域13が置かれる。カラムデコーダの出力であるカラム選択線はメモリセルアレー領域15の上を通り抜けて多数のセンスアンプを制御する。

【0020】図1(b) の部分拡大図で示すように、メモ

リセルアレー領域15の左右両端には、サブワードドラ イバ領域17が配置され、上下両側にはセンスアンプ領 域16が配置される。従って、メモリセルアレー領域1 5はセンスアンプ領域16とサブワードドライバ領域1 7に囲まれる。また、サブワードドライバ領域17とセ ンスアンプ領域16が交差する領域は交差領域18と呼 び、センスアンプドライバやIOスイッチ回路が設けら ns.

【0021】次に、図2~図4を用いて、本発明のアレ ー構成および読み出し/書き込み制御系回路(図2) と、本発明に対応する比較技術のアレー構成および読み 出し/書き込み制御系回路(図3)について説明する。 図2(a) および図3(a)はそれぞれ、カラム選択線と入 出力線との間の制御方式を示す部分詳細図、図4は本発 明の低電力版と高信頼版とを示す概略図である。

【0022】図2および図3において、メモリセルアレ 一領域15にはメモリセルアレーMAT、センスアンプ 領域16にはセンスアンプSA、サブワードドライバ領 域17にはサブワードドライバSWD、カラムデコーダ 領域13にはカラムデコーダYSDがそれぞれ配置され 20 ている。また、周辺回路/ボンディングパッド領域14 には、メインアンプMA、メインアンプ制御回路MA C、書き込み制御回路WTCなどが設けられている。

【0023】図3に示す比較技術の構成では、カラム選 択線YSを1本選択すると2ビットのデータがローカル 入出力線LIOを経てメイン入出力線MIOに出力され る。メイン入出力線MIOに出力された2ビットのデー タは、それぞれメインアンプMAに入力されるが、メイ ンアンプMAの1個に付き、メインアンプ制御回路MA Cが1個ずつ配置されており、その制御はカラムアドレ 30 ス信号AY80~AY83で制御されている。このた め、×4ビット構成時にメインアンプMAは、1/4個 の割り合いで合計4個のメインアンプMAと4個のメイ ンアンプ制御回路MACを動作させる必要がある。

【0024】また、メインアンプ制御回路MACは、前 記のようにカラムアドレス信号AY80~AY83で制 御されているため、×4ビット構成時にはこのカラムア ドレス信号AY80~AY83を振り分けることで、動 作するメインアンプMAは分散されている。そのため、 特定のサブワード線SWLおよびカラム選択線YSが非 40 動作となった場合、無効となるメイン入出力線MIOは 1本のみとなる構成である。これは、高信頼版 (ECC 対応版) の1YS-1IO方式である。

【0025】一方、図2に示す本発明のアレー構成で は、カラム選択線YSを1本選択すると4ビットのデー タがローカル入出力線LIOを経てメイン入出力線MI Oに出力される。メイン入出力線MIOに出力された4 ビットのデータは、それぞれメインアンプMAに入力さ れて増幅されるが、メインアンプ制御回路MACを共通 化 (1個/4個のメインアンプMA) することで、×4 50 バ領域17などからなる4つのバンクBANKO~BA

ビット構成時には、4個のメインアンプMAと1個のメ インアンプ制御回路MACを動作させるのみであり、比 較技術の構成と比べると、メインアンプ制御回路MAC の3個分の動作電流が低減できる。本来、メインアンプ 制御回路MACを共通化した理由は、×16ビットに代 表される多ビット構成時の消費電力の低減効果を大きく するためである。

6

【0026】また、本発明のアレー構成のように、カラ ム選択線YSが1本選択されると4ビットのデータが出 10 力される構成にしたことで、カラム選択線YSを出力す るカラムデコーダYSDが比較技術の構成と比べると、 256 Y S ブロック単位で8 セットから4 セットにな り、4セット分減少する。このため、このカラムデコー ダYSDに入力されるデコード信号の負荷も大幅に低減 でき、動作電流の低減が可能である。

【0027】さらに、×4ビット構成時には、カラム選 択線YSの1本で選択される4ビットのデータをそのま まメイン入出力線M I Oの出力データに使用することが できる。この場合、特定のサブワード線SWLおよびカ ラム選択線YSが非動作となった場合、無効となるメイ ン入出力線MIOは4IOとなる構成である。

【0028】たとえば、読み出し制御の場合、図4(a) のように1本のカラム選択線YS0に関係する4本の入 出力線 I Oからの信号をメインアンプMAO~MA3で 増幅してデータDQOを出力することができる。この 時、他のカラム選択線YS1~YS3は無視される。同 様に、書き込み制御の場合も、データDINOを入力す ることができる。これは、低電力版の1YS-4IO方 式である。

【0029】また、本発明のアレー構成においても、物 理的接続は1YS-4IO方式であるが、カラム選択線 YSの選択時にメインアンプMAへの接続経路を後述す るボンディングオプション機能により変更できるので、 前記比較技術のように、特定のサブワード線SWLおよ びカラム選択線YSが非動作となった場合、無効となる メイン入出力線MIOは1IOのみとなる構成に見せか けることができる。

【0030】たとえば、読み出し制御の場合、図4(b) のようにカラム選択線YS0~YS3のうち、それぞれ 1本の入出力線 I Oからの信号をメインアンプMAO~ MA3で増幅してデータDQ0~DQ3を出力すること ができる。この時、他の入出力線IOは無視される。同 様に、書き込み制御の場合も、データDINO~DIN 3を入力することができる。これは、高信頼版 (ECC 対応版)の1YS-1IO方式である。

【0031】次に、図5を用いて、アレー内の入出力割 り付けについて説明する。 図5(a) は、 図1 に示すメモ リチップ10を機略的に示したもので、メモリセルアレ 一領域15、センスアンプ領域16、サブワードドライ

NK3が配置されている。この構成においては、アドレス信号ADDのパッドがバンクBANK0,BANK1 側、データ信号DQのパッドがバンクBANK2,BANK3側に設けられている。また、図5(b) は、バンクBANK0の部分を詳細に示す機略図である。

【0032】図5(b) に示すように、アレー内の入出力割り付けは、×4ビット構成時に高信頼版(ECC対応版)/低電力版の両方を取り入れる。後述するように、この切り換えはボンディングオプション機能で切り換え可能である。さらに、本実施の形態においては、前記の10ボンディングオプション機能の切り換えのみではなく、バンク構成は4バンク/2バンク、ビット構成は×4ビット/×8ビット/×16ビットとボンディングオプション機能により切り換え可能である。

【0033】すなわち、図5(b) のように、×16ビット構成時には、4つのカラムデコーダYSDに関してパッド0~Fを割り付ける。×8ビット構成時には、2つずつのカラムデコーダYSDに関してパッド0~8を割り付ける。さらに、×4ビット、かつ低電力版の構成時には、1つずつのカラムデコーダYSDに関して、アド 20レス信号AY80、AY81、AY82、AY83のそれぞれに対して異なるパッド0~4を割り付ける。一方、×4ビット、かつ高信頼版(ECC対応版)の構成時には、1つずつのカラムデコーダYSDに関して、アドレス信号AY80~AY83のそれぞれに対して共通のパッド0、1、2、3を割り付ける。

【0034】次に、図6を用いて、ボンディングオプション機能の制御回路について説明する。このボンディングオプション機能は、ボンディングオプションパッドを3パッド(BOP0B, BOP1B, BOP2B)有し、パッドBOP0Bの入力をフローティング/VSSにすることでバンク構成の4バンク/2バンク切り換え、バッドBOP1B, BOP2Bの入力をそれぞれフローティング/VSSにすることで、ビット構成の×4(高信頼版)/×4(低電力版)/×8/×16ビット切り換えが可能である。従って、合計8機能を1チップに有し、この切り換えはボンディングオプション機能を用いて可能となる。

【0035】すなわち、図6(a) に示すように、ボンディングオプション機能の制御回路は、ボンディングオプ 40ションパッドBPOB〜BOP2Bへの入力信号を論理演算して、複数のボンディングオプション機能を切り換えるための制御信号を発生する、入力保護回路/入力初段回路21を介したボンディングオプション判定回路22などから構成され、バンク構成、入出力ビット構成、低電力構成および高信頼構成の組み合わせが選択される。

【0036】ボンディングオプション判定回路22は、 レス信号(AY80系アドレス)を選択し、読み出しデ図6(b)に示すように、インバータIV1~IV6、否 ータ出力制御回路では読み出しデータを選択する方式を 定論理積ゲートNAND1~NAND3、否定論理和ゲ 50 用い、×4ビット構成時のアレー内入出力割り付けの変

ートNOR1から構成されている。この構成において、ボンディングオプションパッドBPOB~BOP2B、入力保護回路/入力初段回路21を介した信号BO1B,BO2Bを入力として、×4/×8/×16ビット構成時にイネーブルとなる制御信号BPX4、×4ビット構成+高信頼版(ECC対応版)時にイネーブルとなる制御信号BPX4をインルとなる制御信号BPX4をインルとなる制御信号BPX16が発生される。また、2バンク構成時にイネーブルとなる制御信号BPX16が発生される。また、2バンク構成時にイネーブルとなる制御信号BPX16が発生される。また、2バンク構成時にイネーブルとなる制御信号BANK2Bは、直接、入力保護回路/入力初段回路21を介して出力される。

【0037】以上のように構成される制御回路において、ボンディングオプション機能は図7に示すような関係となる。たとえば、パッドBOP0B=フローティング、パッドBOP1B=VSS、パッドBOP2B=フローティングの状態にすることにより、制御信号BPX4=High、BPX8=Low、BPX16=Low、BPX4ECCB=Highとなり、4バンク/×4ビット/低電力版の構成が得られる。また、4バンク/×4ビット/高信頼版の構成にしたい場合には、パッドBOP0B=フローティング、パッドBOP1B=VSS、パッドBOP2B=VSSにして、制御信号BPX4=High、BPX8=Low、BPX16=Low、BPX4ECCB=Lowhにすることにより可能となる。他のボンディングオプション機能は図7の通りである。

【0038】次に、図8および図9を用いて、×4ビット構成の高信頼版/低電力版の切り換え時の回路方式に ついて説明する。図8は書き込み回路系を示し、(a) は 書き込みデータ選択回路および書き込み選択回路からなる書き込みデータ入力回路(DIN回路)、(b) はカラムアドレス選択回路、書き込み制御回路および書き込み回路からなる書き込み制御回路である。図9は読み出し回路系を示し、(a) はカラムアドレス選択回路、読み出し制御回路およびメインアンプ制御回路からなるメインアンプ制御回路よびメインアンプ制御回路からなるメインアンプ制御回路とよび出力バッファ回路からなる読み出しデータ出力制御回路である。

【0039】図8および図9に示すように、大別すると、書き込みデータ入力回路、書き込み制御回路、メインアンプ制御回路、および読み出しデータ出力制御回路の4箇所の回路工夫により実現している。方式としては、ボンディングオプション判定回路で発生する×4ビット構成時の制御信号BPX4ECCBを用い、書き込みデータ入力回路では書き込みデータを選択し、書き込み制御回路およびメインアンプ制御回路ではカラムアドレス信号(AY80系アドレス)を選択し、読み出しデータ出力制御回路では読み出しデータを選択する方式を用い、×4ビット構成時のアレー内入出力割り付けの変

61.

O

更を行い、高信頼版/低電力版の切り換えを実現する。 【0040】たとえば、書き込みデータ入力回路は、書き込みデータ選択回路に入力される書き込みデータDATAO, DATA1から、制御信号BPX4ECCBを用いて一方のデータDATAを選択し、書き込み選択回路を介して書き込みデータDINjBとして出力する。書き込み制御回路は、カラムアドレス選択回路に入力されるカラムデコード信号AY80P、AY80Pから、制御信号BPX4ECCBを用いて一方のカラムデコード信号AY80を選択し、書き込み制御回路を介して、メイン入出力線MIOT/Bに接続される書き込み回路に出力する。

【0041】また、メインアンプ制御回路は、カラムアドレス選択回路に入力されるカラムデコード信号AY80P、内部電源信号VPERIから、制御信号BPX4ECCBを用いてカラムデコード信号AY80を選択し、読み出し制御回路を介して、メイン入出力線MIOT/Bに接続されるメインアンプ回路に出力し、さらに読み出しデータMOjBとして出力する。読み出しデータ出力制御回路は、読み出しデータ選択回路に入力され20る読み出しデータMOOB, MO1Bから、制御信号BPX4ECCBを用いて一方の読み出しデータMOCjTを選択し、CASレイテンシ制御回路、出力バッファ回路を介して読み出しデータDQjとして出力する。

【0042】以上のようにして、書き込みデータ入力回路、書き込み制御回路、メインアンプ制御回路、および読み出しデータ出力制御回路の回路工夫により、特に×4ビット構成時のアレー内入出力割り付けの変更を行い、高信頼版/低電力版の切り換えを実現することができる。

【0043】従って、本実施の形態の半導体記憶装置によれば、ボンディングオプションパッドBOP0B~BOP2B、ボンディングオプション判定回路22などから構成されるボンディングオプション機能の制御回路を有することにより、4バンク/2バンクのバンク構成、×4ビット/×8ビット/×16ビットの入出力ビット構成、低電力版および高信頼版の組み合わせを選択して、8機能の中から任意に設定することができる。

【0044】特に、×4ビット構成品の供給時には、低電力版/高信頼版(ECC対応版)をボンディングオアション機能により提供でき、ノート型パーソナルコンピュータに代表されるバッテリ駆動システムなどに使用される場合には低電力版を供給し、大型/ワークステーションなどの消費電力よりも信頼性を要求されるシステムに使用される場合には高信頼版を供給することができる。

【0045】以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもな 50

【0046】たとえば、前記実施の形態においては、4 バンク/2バンクのバンク構成、×4ビット/×8ビット/×16ビットの入出力ビット構成、低電力版および 高信頼版の組み合わせを選択する場合について説明した が、これに限定されるものではなく、8バンクなどの他 のバンク構成、他の入出力ビット構成などとの組み合わ せを選択可能とする場合についても適用可能である。

【0047】また、×4ビット構成時の低電力版/高信 頼阪の選択の他に、×8ビット構成時、×16ビット構 成時についても低電力版/高信頼版の選択を可能とする ことができる。

【0048】さらに、64MbDRAMに適用した場合について説明したが、128Mb、256Mbなどの大容量のDRAM、さらにシンクロナスDRAMなどについても広く適用可能であり、このように大容量の構成とすることにより本発明の効果はますます大きくなる。【0049】

【発明の効果】本願において開示される発明のうち、代) 表的なものによって得られる効果を簡単に説明すれば、 以下のとおりである。

【0050】(1).複数のボンディングオプションパッドと、低電力版および高信頼版を切り換えるための制御信号を発生する制御回路とを有することで、ボンディングオプションパッドの入力信号の電圧レベルに対応して制御回路により所望の制御信号を発生することができるので、低電力版または高信頼版を任意に選択して設定することが可能となる。

【0051】(2).バンク構成、入出力ビット構成、低電 30 力版および高信頼版を切り換えるための制御信号を発生 する制御回路を有する場合には、バンク構成、入出力ビ ット構成、低電力版および高信頼版の組み合わせを任意 に選択して設定することが可能となる。

【0052】(3). 複数種のバンク構成、複数種の入出力 ビット構成とする場合には、バンク構成と入出力ビット 構成と低電力版または高信頼版との組み合わせを多種類 化することが可能となる。

【0053】(4).前記(1)~(3)により、使用される用途(システム)に対応してボンディングオプション機能を提供することができ、特に×4ビット構成品の供給時に低電力版/高信頼版(ECC対応版)をボンディングオプション機能により提供することが可能となる。

【0054】(5).前記(1) ~(3) により、ボンディング オプション機能の活用による1チップに搭載可能な機能 の多様化が可能となる。

【図面の簡単な説明】

【図1】(a),(b) は本発明の一実施の形態である半導体記憶装置を示す概略レイアウト図と部分拡大図である。

【図2】(a),(b) は本発明の一実施の形態の半導体記憶 装置において、アレー構成および読み出し/書き込み制 11

御系回路を示す構成図と部分詳細図である。

【図3】(a),(b) は本発明の一実施の形態に対応する比較技術の半導体記憶装置において、アレー構成および読み出し/書き込み制御系回路を示す構成図と部分詳細図である。

【図4】(a),(b) は本発明の一実施の形態において、低電力版と高信頼版とを示す機略図である。

【図5】(a),(b) は本発明の一実施の形態において、アレー内の入出力割り付けを示す説明図である。

【図6】(a),(b) は本発明の一実施の形態において、ボ 10 ンディングオプション機能の制御回路を示す構成図と部 分回路図である。

【図7】本発明の一実施の形態において、ボンディング オプション機能の一覧を示す説明図である。

【図8】(a),(b) は本発明の一実施の形態において、× 4ビット構成の高信頼版/低電力版の切り換え時の書き 込み回路系を示す構成図である。

【図9】(a),(b) は本発明の一実施の形態において、× 4ビット構成の高信頼版/低電力版の切り換え時の読み 出し回路系を示す構成図である。

【符号の説明】

10 メモリチップ

- 11 メインローデコーダ領域
- 12 メインワードドライバ領域
- 13 カラムデコーダ領域

12

- 14 周辺回路/ボンディングパッド領域
- 15 メモリセルアレー領域
- 16 センスアンプ領域
- 17 サブワードドライバ領域
- 18 交差領域
- 21 入力保護回路/入力初段回路
- 22 ボンディングオプション判定回路

MAT メモリセルアレー

SA センスアンプ

O SWD サブワードドライバ

YSD カラムデコーダ

MA メインアンプ

MAC メインアンプ制御回路

WTC 書き込み制御回路

YS カラム選択線

LIO ローカル入出力線

MIO メイン入出力線

SWL サブワード線

BANKO~BANK3 バンク


20 BOP0B~BOP2B ボンディングオプションパッ

IV1~IV6 インバータ


NAND1~NAND3 否定論理積ゲート

NOR1 否定論理和ゲート


【図1】



【図2】




【図3】




【図4】

図 4



【図5】

図 5



【図7】

図7

パット入力				BPX4	DDVO	DDW10	nny 45000
ВОРОВ	BOP1B	BOPEB	** #8	DPA4	BP×8	BP×16	BPX4ECCB
アローティング	A22	カーティング	4Bank/×4(低電力版)	High	Low	Low	High
アローティング	フローティング	プローティング	4Bank/×8	t	High	1	t
フローティング	V55	V5S	4Bank/×4(高信氨基)	1	Low	1	Low
フローナィンダ	アレーサイング	₹ 5\$	4Bank/×16	†	High	High	High
V33	VSS	フローティング	2Bank/×4(低電力版)	1	Lov	low	1
VSS	フローティング	フローティング	2Bank/×8	t	High .	1	1
VSS	VSS	VSS	2Bank/×4(高信視版)	Ť	Lov	1	Low
VSS	フローティング	VSS	2Bank/×16	1	fish	High	High

【図6】

図6


| BOP | 入力保護回路 | 21 | 22 | 22 | BDP | 入力保護回路 | 2018 | スカ保証回路 | 21 | 22 | BPX4 (X4/X8/X16ピット組成内イネーブル) | BPX4 (X4/X8/X16ピット組成中イネーブル) | BPX4 (X4/X8/X16ピット組成中イネーブル) | BPX4 (X4/X8/X16ピット組成中イネーブル) | BPX4 (X4/X8/X16ピット組成中イネーブル) | BPX16 (X16ピット組成中イネーブル) | BPX16 (X16ピット組成中イネーブル) | BPX16 (X16ピット組成中イネーブル) | Xンディング | 4ブションバッド | (b) | TV1 | NARDN | NARDN | TV3 | TV4 | TV1 | NARDN | NARDN | TV4 | TV4 | TV4 | TV5 | NARDN | TV5 | TV5 | NARDN | NARD

【図8】

図8

(a)







【図9】

図 9

(a)



(b)



フロントページの続き

(72)発明者 井上 吉彦

東京都小平市上水本町5丁目22番1号 株式会社日立超エル・エス・アイ・システム ズ内

(72)発明者 桑原 正史

東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体事業部内

(72)発明者 三島 通宏

東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体事業部内

Fターム(参考) 5B015 AA00 AA01 BA01 BA62 BA64

BA65 FA01 FA07 FA10 GA01

5B024 AA01 AA15 BA18 BA21 BA25

CA07 CA16 CA21

5F083 AD00 BS00 GA05 LA30 ZA29

HPS Trailer Page for

EAST

UserID: GLee_Job_1_of_1

Printer: cp3_3b15_gbglptr

Summary

Document	Pages	Printed	Missed	Copies
JP2000011641A	11	11	0	1
Total (1)	11	11	0	-